Junior Formal Verification Engineer
אנחנו מוכוונים מאוד לבוגרים של הטכניון שעשו את הקורס “אימות פורמלי” (0460881).
במסגרת התפקיד תעסקו באימות פורמלי (Formal Verification) של רכיבי חומרה, אימות יחידות חומרה וארכיטקטורות מערכת,
עבודה מול צוותי תכנון וארכיטקטורה, ופיתוח פתרונות אימות באמצעות SystemVerilog וכלים ייעודיים.
היכרות עם SystemVerilog וניסיון בתכן ובאימות דיגיטלי מהווים יתרון.